[過去ﾛｸﾞ] ルネサスエレクトロニクスの裏事情101 (1002ﾚｽ)
上下前次1-新
抽出解除 必死ﾁｪｯｶｰ(本家) (べ) ﾚｽ栞 あぼーん
このｽﾚｯﾄﾞは過去ﾛｸﾞ倉庫に格納されています｡
次ｽﾚ検索 歴削→次ｽﾚ 栞削→次ｽﾚ 過去ﾛｸﾞﾒﾆｭｰ
186: 2018/10/14(日)11:27 ID:AO6vGMn+0(1/9) AAS
>>184
サンクス
187(1): 2018/10/14(日)11:29 ID:AO6vGMn+0(2/9) AAS
288 HD643774 2018/02/09(金) 05:47:29.48 ID:u8qo1eRE0.net
arismusenことコテハン謹製の
>誰にでもかんたんにできる、ＵＡＲＴそうじゅしんをおこなうＶＨＤＬ >外部ﾘﾝｸ[zip]:arismusen.com
はとんだ欠陥品だね。こんな品質でルネサスでも開発やってたのかよ。
こいつの欠陥設計を見抜けなかったルネサスの間抜けどもも大概だけどな。
有坂憲行が論理回路設計ド素人だということはよく判った。
以下、comm_rx.vhd より
100>if (flag_time_cnt_max_inc = '0') then
101> if (flag_time_cnt_max = '1') then
102> if (state = "1010") then
省15
189(2): 2018/10/14(日)11:32 ID:AO6vGMn+0(3/9) AAS
298 おなかすいたな 2018/02/09(金) 22:26:28.48 ID:HiCAbrQZ0.net
>>288
何も起きないようにした。
FPGAで問題が起こるのかと小一時間
わざわざ行番号も追加してクソワロタ
309 HD643774 debian 2018/02/10(土) 06:22:30.84 ID:S+mvfmcD0.net
やっぱ有坂憲行はド素人でバカだわ。
俺が問題にしたのは組み合わせ回路で条件漏れがあるだろってこと。
無意識に書いてるから分からないみたいだけど。
ソフトウェアや技術の進歩のおかげで、お前みたいな思慮分別が足りない阿呆でも技術者(笑)としてメシが食える良い時代になりましたね。
190(1): 2018/10/14(日)11:33 ID:AO6vGMn+0(4/9) AAS
311 おなかすいたな 2018/02/10(土) 08:32:20.69 ID:Qqo8BWXw0.net
条件漏れかいても今は大丈夫
なんで問題になるの
問題になるのはどの論理合成ツールなの
そもそもその+1ロジック、後付けで入れててそもそも無駄だよね
Stateをシフトレジスタと共通化して無意味に論理削減しようとしたときの名残なんだけど。
省8
192(1): 2018/10/14(日)11:35 ID:AO6vGMn+0(5/9) AAS
これが粘着ストーカーの理由なわけね
アリサカ君 完封勝利じゃん
195: 2018/10/14(日)11:39 ID:AO6vGMn+0(6/9) AAS
ん? 君は誰だwww
197(1): 2018/10/14(日)11:43 ID:AO6vGMn+0(7/9) AAS
この擁護のコメントに激怒してるってことは
ななし がアリサカ君の発言をコピペしてるのか？
199: 2018/10/14(日)11:52 ID:AO6vGMn+0(8/9) AAS
だから君はだれだwww
244: 2018/10/14(日)20:51 ID:AO6vGMn+0(9/9) AAS
>>235
発言がクズ過ぎ
人の親だったら嘘でも言えないことってあるでしょ
上下前次1-新書関写板覧索設栞歴
ｽﾚ情報 赤ﾚｽ抽出 画像ﾚｽ抽出 歴の未読ｽﾚ AAｻﾑﾈｲﾙ
ぬこの手 ぬこTOP 0.028s