[過去ﾛｸﾞ] 【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #30 (1002ﾚｽ)
上下前次1-新
抽出解除 必死ﾁｪｯｶｰ(本家) (べ) ﾚｽ栞 あぼーん
このｽﾚｯﾄﾞは過去ﾛｸﾞ倉庫に格納されています｡
次ｽﾚ検索 歴削→次ｽﾚ 栞削→次ｽﾚ 過去ﾛｸﾞﾒﾆｭｰ
32: 2021/12/01(水)08:15 ID:ZbRY4z1w(1/3) AAS
元々違いが明確じゃないからな。
メーカが自分たちの都合で呼んでるだけ。
・FPGAはSRAM構造(ROM外付け)
・CPLDはグローバルクロック
みたいなイメージだけど、違うのも多い。
だいたい、MAXシリーズってCPLDなのに、MAX10FPGAって何だよ！
34: 2021/12/01(水)08:49 ID:ZbRY4z1w(2/3) AAS
外部ﾘﾝｸ[html]:www.intel.com
インテルの「Altera CPLDs」の中の
MAX10FPGAs だからな。
訳がわからん。
37: 2021/12/01(水)23:26 ID:ZbRY4z1w(3/3) AAS
ありがとう。
上下前次1-新書関写板覧索設栞歴
ｽﾚ情報 赤ﾚｽ抽出 画像ﾚｽ抽出 歴の未読ｽﾚ AAｻﾑﾈｲﾙ
ぬこの手 ぬこTOP 0.030s