【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #30

[過去ﾛｸﾞ] 【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #30 (1002ﾚｽ)
上下前次1-新
抽出解除必死ﾁｪｯｶｰ(本家) (べ) ﾚｽ栞あぼーん

このｽﾚｯﾄﾞは過去ﾛｸﾞ倉庫に格納されています｡
次ｽﾚ検索歴削→次ｽﾚ栞削→次ｽﾚ過去ﾛｸﾞﾒﾆｭｰ

535(1): 2022/04/21(木)00:45 ID:uNpTEeVP(1/3) AAS
論理合成と配置配線だろ
日本製ってあんの？

538: 2022/04/21(木)09:17 ID:uNpTEeVP(2/3) AAS
ありゃトランスレータ
合成と配置配線までやらない

539: 2022/04/21(木)09:36 ID:uNpTEeVP(3/3) AAS
しかも開発止まってね？