【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #30

[過去ﾛｸﾞ] 【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel #30 (1002ﾚｽ)
上下前次1-新
抽出解除必死ﾁｪｯｶｰ(本家) (べ) ﾚｽ栞あぼーん

このｽﾚｯﾄﾞは過去ﾛｸﾞ倉庫に格納されています｡
次ｽﾚ検索歴削→次ｽﾚ栞削→次ｽﾚ過去ﾛｸﾞﾒﾆｭｰ

462: 2022/03/27(日)00:12 ID:w7e/ZFOM(1/3) AAS
>>460
アタマのおかしい奴は、会話が通じないので、放置するといいと思うｗｗｗｗ

465: 2022/03/27(日)01:04 ID:w7e/ZFOM(2/3) AAS
>>461
確かに何でこのスレでやっているかについて、自己愛性人格障害の人間に理解させるのは困難だね。仕方が無い。

467(1): 2022/03/27(日)07:25 ID:w7e/ZFOM(3/3) AAS
>>466
っ座布団

FPGAでやろうぜ