[過去ﾛｸﾞ]
(情報科学)技術的特異点と科学技術等 2 (ナノテク)©2ch.net (319ﾚｽ)
(情報科学)技術的特異点と科学技術等 2 (ナノテク)©2ch.net http://rio2016.5ch.net/test/read.cgi/future/1489922543/
上
下
前
次
1-
新
通常表示
512ﾊﾞｲﾄ分割
ﾚｽ栞
このｽﾚｯﾄﾞは過去ﾛｸﾞ倉庫に格納されています｡
次ｽﾚ検索
歴削→次ｽﾚ
栞削→次ｽﾚ
過去ﾛｸﾞﾒﾆｭｰ
224: >>223 [sage] 2018/07/30(月) 06:21:52 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif Page 10 菖蒲ZettaScaler-1.6システム ? ブリック：4ノードの集合体 ? 液浸層：16ブリックから構成 ? 全体システム:5 液浸層から構成 Page 11 http://rio2016.5ch.net/test/read.cgi/future/1489922543/224
225: >>224 [sage] 2018/07/30(月) 06:22:43 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif 第2世代プロセッサ「PEZY-SC」 Name PEZY-SC 製造プロセス TSMC28HPM コア性能 動作周波数 733MHz(Target) キャッシュ L1: 1MB, L2: 4MB, L3: 8MB 周辺回路 動作周波数 66MHz IPs 内蔵CPU ARM926 x 2 Cache L1:32KB*2, L2: 64KB PCIe PCIe Gen3 x 8Lane 4Port (8GB/s x 4 = 32GB/s) DDR DDR4 64bit 2,400MHz 8Port (19.2GB/s x 8 = 153.6GB/s) コア（PE）数 1,024 PE 演算性能 3.0T Flops (単精度浮動小数点) 1.5T Flops (倍精度浮動小数点) 消費電力 70W (Leak: 10W, Dynamic: 60W) 46W@533MHz (PEZY-1以下) パッケージ DDR版 47.5*47.5mm (2,112pin) Wide-IO版 20*60mm CSP (#pin: TBD) http://rio2016.5ch.net/test/read.cgi/future/1489922543/225
226: >>225 [sage] 2018/07/30(月) 06:23:33 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif Page 12 PEZY-SCの特徴 ? 高性能 ? 8スレッドSMT（Simultaneous Multi-threading） ? 4スレッドを順番に切り替え x 2面 ? 8スレッド分のレジスタファイルを用意 ? Deep pipelining (16Stages) ? 潤沢なオンチップキャッシュ、メモリ ? 低消費電力、高密度実装 ? 極端に高い周波数は狙わない ? 各PEはシンプルに ? In-order 2way SuperScaler ? 分岐予測なし ? キャッシュ間コンシステンシはソフトウェア責任 ? 独自ISAによる必要命令の絞り込み http://rio2016.5ch.net/test/read.cgi/future/1489922543/226
227: >>226 [sage] 2018/07/30(月) 06:24:33 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif Page 13 PEZY-SCのブロック図 ARM0 ARM1 PTILE PTILE PTILE PTILE Local Bus / Config Bus PEZY-SC Core DDR4C DDR4C DDR4C DDR4C DDR4C DDR4C DDR4C DDR4C RSTGen CLKGen INTC SRAM SPI PIT PIT UART WDT GPIO ? PTILE: PCIe Gen3 ? ARM926は2個搭載 役割分担に対する制約はない ? L1I 16KB / L1D 16KB / L2 32KB ? ITCM 16KB / DTCM 16KB ? MMU http://rio2016.5ch.net/test/read.cgi/future/1489922543/227
228: >>227 [sage] 2018/07/30(月) 06:25:31 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif Page 14 PEZY-SCプロセッサ全体構成 ３レイヤーの階層構造を持ったMIMD型メニコアプロセッサ (4PE x 4(village) x 16(city) x 4(prefecture) = 1024PE) PE Program Counter (8set) L1 I- Cache (2KB) ALU 4FpOps/Cycle Register File 32b x 32w x 8set Local Memory (16KB) Village (4PE) PE PE L1 D- Cache (2KB) PE PE L1 D- Cache (2KB) City ( 16 PE ) Special Function Unit Village (4PE) Village (4PE) Village (4PE) Village (4PE) L2 I-Cache (32KB) L2 D-Cache (64KB) http://rio2016.5ch.net/test/read.cgi/future/1489922543/228
229: >>228 [NGワード誤検出回避分割sage] 2018/07/30(月) 06:31:21 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif Prefecture City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) L3 I-Cache (128KB) L3 D-Cache (2MB) http://rio2016.5ch.net/test/read.cgi/future/1489922543/229
230: >>229 [NGワード誤検出回避分割sage] 2018/07/30(月) 06:32:07 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif Prefecture City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) L3 I-Cache (128KB) L3 D-Cache (2MB) http://rio2016.5ch.net/test/read.cgi/future/1489922543/230
231: >>229-230 [NGワード誤検出回避分割sage] 2018/07/30(月) 06:32:50 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif Prefecture City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) L3 I-Cache (128KB) L3 D-Cache (2MB) http://rio2016.5ch.net/test/read.cgi/future/1489922543/231
232: >>229-231 [NGワード誤検出回避分割sage] 2018/07/30(月) 06:33:48 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif Prefecture City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) City (16PE) L3 I-Cache (128KB) L3 D-Cache (2MB) http://rio2016.5ch.net/test/read.cgi/future/1489922543/232
233: >>229 [NGワード誤検出回避分割sage] 2018/07/30(月) 06:45:42 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif DDR4-I/F 64 bit 2400MHz DDR4-I/F 64 bit 2400MHz http://rio2016.5ch.net/test/read.cgi/future/1489922543/233
234: >>230 [NGワード誤検出回避分割sage] 2018/07/30(月) 06:46:14 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif DDR4-I/F 64 bit 2400MHz DDR4-I/F 64 bit 2400MHz http://rio2016.5ch.net/test/read.cgi/future/1489922543/234
235: >>231 [NGワード誤検出回避分割sage] 2018/07/30(月) 06:47:10 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif DDR4-I/F 64 bit 2400MHz DDR4-I/F 64 bit 2400MHz http://rio2016.5ch.net/test/read.cgi/future/1489922543/235
236: >>232 [NGワード誤検出回避分割sage] 2018/07/30(月) 06:47:55 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif DDR4-I/F 64 bit 2400MHz DDR4-I/F 64 bit 2400MHz http://rio2016.5ch.net/test/read.cgi/future/1489922543/236
237: >>229-236 [sage] 2018/07/30(月) 06:51:12 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif ARM926 Host I/F & Inter Processor I/F Host I/F PCI Express Gen3 x8 Host I/F PCI Express Gen3 x8 Host I/F PCI Express Gen3 x8 Host I/F PCI Express Gen3 x8 UART SPI BUS GPIO http://rio2016.5ch.net/test/read.cgi/future/1489922543/237
238: >>229-237 [sage] 2018/07/30(月) 06:54:34 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif Page 15 階層構造と同期メカニズム ? スレッドを階層管理 ? 同期レベル（バリア同期） ? Level 0 :スレッドレベル、 PE内の0-3スレッド、または4-7スレッド ? Level 1 : PEレベル、PE内の8スレッド ? Level 2 : Villageレベル、4つのPEとL1キャッシュ ? Level 3 : Cityレベル、16のPEとL1/L2キャッシュまで ? Level 4 : Prefectureレベル、256のPEとL1/L2/L3キャッシュまで ? Level 5 : PEZY-SCレベル、1024のPEとL1/L2/L3キャッシュまで Sync Level 0 Thread 0-3 Thread 4-7 1 PE PE PE PE L1 Cache 2 Village Village Village Village L2 Cache 3 City L3 Cache 4 Prefecture 5 PEZYSC Core http://rio2016.5ch.net/test/read.cgi/future/1489922543/238
239: >>238 [sage] 2018/07/30(月) 06:55:38 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif Page 16 オンチップキャッシュ level Size(B) Chip Total(B) Way Entry Line 長(B) 接続 データキャッシュ L1 2K 1M 8 4 64 2PEに1つ L2 64k 4M 8 32 256 Ciry毎 L1 8 個に対して L3 2M 8M 8 256 1k Prefecture毎 L2 16 個に対して 命令キャッシュ L1 2K 2M 8 2 128 PE毎 L2 32K 2M 4 32 256 City毎 PE 16個 L3 128K 512K 4 32 1K Prefecture毎 L2 16 個 複数PE間のメモリコンシステンシはソフトウェア責任、 PE毎に16KBのローカルメモリを備える Page 17 プログラミング概要 http://rio2016.5ch.net/test/read.cgi/future/1489922543/239
240: >>239 [sage] 2018/07/30(月) 06:56:30 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif Page 18 プログラミング対象 Xeon PEZY-SC PEZY-SC PEZY-SC PEZY-SC <演算リソース> ・1024個の演算コア(PE) ・1PEあたり8個のスレッド <メモリ> ・32GBのデバイスメモリ ・1PEあたり16KBのローカルメモリ http://rio2016.5ch.net/test/read.cgi/future/1489922543/240
241: >>240 [sage] 2018/07/30(月) 06:57:53 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif Page 19 作成するプログラム ? 2種類のプログラムを作成する必要がある ? CPU上のプログラム（C++で記述） ? PEZY-SC上のカーネルプログラム(PZCLで記述） ※PZCL=カーネルプログラムを記述するPEZY独自仕様の言語 コンパイラはllvmを用いている。 main関数呼び出し CPU プログラム 起動 終了 カーネルプログラム1 起動 終了 カーネルプログラム2 上図のようにCPUプログラムからカーネルプログラムを起動する http://rio2016.5ch.net/test/read.cgi/future/1489922543/241
242: >>241 [sage] 2018/07/30(月) 06:58:54 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif Page 20 特殊な関数 ? カーネルプログラムで利用可能な、PEZY-SC制御に必要な組み込み関数がある。 ? sync_L1 (L1キャッシュにアクセスする単位でのスレッド同期) ? sync_L2 (L2キャッシュにアクセスする単位でのスレッド同期) ? sync_L3 (L3キャッシュにアクセスする単位でのスレッド同期) ? sync (sync_L3と同等) ? flush_L1 (L1キャッシュのフラッシュ) ? flush_L2 (L2キャッシュのフラッシュ) ? flush_L3 (L3キャッシュのフラッシュ) ? flush (flush_L3と同等) ? get_pid (PE ID取得) ? get_tid (PE内スレッドID取得) ? chgthread (PE内スレッドの表裏切り替え) http://rio2016.5ch.net/test/read.cgi/future/1489922543/242
243: >>242 [sage] 2018/07/30(月) 06:59:40 ID:wOzVCFyH sssp://img.5ch.net/ico/nida.gif Page 21 カーネルプログラムの構造 ? 基本的な構造 void pzc_foo(…) { ? PE ID取得(get_pid) ? PE内スレッドID取得(get_tid) ? 自スレッドに割り当てられた処理の実行 ? 出力バッファフラッシュ(flush) } Page 22 pzcAddサンプル ? カーネルは起動するとユニークな tid,pid を持って、 CPUから指定されたスレッド分実行される。 tid=0,pid=0 void pzc_Add(float* a, float* b, float* c, int count) { int tid = get_tid(); int pid = get_pid(); int index = pid * get_maxtid() + tid; if(index >= count) return; c[index] = a[index] + b[index]; flush(); // cache flush } http://rio2016.5ch.net/test/read.cgi/future/1489922543/243
上
下
前
次
1-
新
書
関
写
板
覧
索
設
栞
歴
あと 76 ﾚｽあります
ｽﾚ情報
赤ﾚｽ抽出
画像ﾚｽ抽出
歴の未読ｽﾚ
AAｻﾑﾈｲﾙ
Google検索
Wikipedia
ぬこの手
ぬこTOP
0.009s