[過去ﾛｸﾞ] RYZENオーバークロック報告スレ6 (1002ﾚｽ)
上下前次1-新
このｽﾚｯﾄﾞは過去ﾛｸﾞ倉庫に格納されています｡
次ｽﾚ検索 歴削→次ｽﾚ 栞削→次ｽﾚ 過去ﾛｸﾞﾒﾆｭｰ
964: （完全版まとめ５）ノイズ対策と性能 (ﾜｯﾁｮｲ b3b1-X91k) 2020/03/03(火)06:18 ID:yk6NSpY60(1) AAS
− より対線のピッチ間隔が狭い VS ケーブルのレーン数が少ない −
（説明１）
ケーブルの本数が少ない ＝ 束ねている
より対線のピッチ間隔が11個/10cm ＝ 太さの細さを優先してある
（説明２）：実践Ver
束ねる目的がそもそも被膜分の厚みをカットすることだから
束ねたことによりツイストペアケーブルのピッチ数は増える（基本＋１/10cm）
それを大前提として。
束ねるのでは無くて「１＋１のツイストペアにしてピッチ数を稼ぐ」方がいいか？という設問、だ
（答え１）
その０： ピッチ数は11個なら11個のほうが７個とくらべると効果が表に強く出る
その１： レーン数は少なければ少ないほどいい （４レーンを超えるとエラー訂正が本気で必須）
その２： ９レーンに増えたらHDMI2.0な感じに仕上げないとクロストークでじゃりじゃり感がきつい
その３： １レーンが最小で、２レーンは対策が簡単で、３レーンは妥協で、４レーンはCAT６の有線LANと同等以上の対策が要る
（答え２）
− CPU４＋４ピン
基本： １＋１，１＋１，１＋１，１＋１の４レーン（ピッチ間隔11個）
理論型： １＋１、１＋１、12Vを束ねた （ピッチ間隔11と９の組み合わせ）
カス・やってないよりはまだまとも： ２＋２、２＋２ （ピッチ間隔7.5個）
− グラボ６ピン
基本：１＋１、１＋１、１＋１
理論型：１＋１、12Vを束ねたの２レーン
− 24ピン
3.3Vｘ３： 束ねるが推奨
12Vｘ２＋3.3V： 12V側を束ねるが理想
５Vｘ５： １レーンが理想、ただピッチ間隔が７個なので完成度はカス（理論値は３＋２）
信号線： レーン数だけでいうならば２＋１、理論値は１＋１、１＋１
５Vサブ： これは１＋１しか無理。 3.3Vセンサーとｰ12V： ２＋１でOK
（最小レーン数：６本、基本７本、最大８本、ただ８本になるとHDMI並みのクロストークが発生する点）
上下前次1-新書関写板覧索設栞歴
あと 38 ﾚｽあります
ｽﾚ情報 赤ﾚｽ抽出 画像ﾚｽ抽出 歴の未読ｽﾚ AAｻﾑﾈｲﾙ
ぬこの手 ぬこTOP 0.011s