RYZENオーバークロック報告スレ6

[過去ﾛｸﾞ] RYZENオーバークロック報告スレ6 (1002ﾚｽ)
上下前次 1-新
通常表示 512ﾊﾞｲﾄ分割ﾚｽ栞

このｽﾚｯﾄﾞは過去ﾛｸﾞ倉庫に格納されています｡
次ｽﾚ検索歴削→次ｽﾚ栞削→次ｽﾚ過去ﾛｸﾞﾒﾆｭｰ

985: 初心者向け (ﾜｯﾁｮｲ 49b1-cULp) [] 2020/03/21(土) 15:23:24 ID:yDYCIDV20

− 微細化してるのに電圧さがってない件（解説） −
７nm EUVの目的は：
マルチコアの量産であり、電圧の下げは”到達目標（努力の義務）”でしかないが
エレクトロマイグレーションとか（＝通電によるイオン偏りで断線する現象）
絶縁膜の薄さとか、そういう物理があるから、電圧とか消費電流は（ある程度）下げたものしか無理で。

Ryzen 2700X（14nm＋〜14nm++）
0.9V動作可能で、本来ならば14nmというのは0.9V〜0,8Vが本当の定格！
ただしムーアの法則通りには2000年以前からすでにそうはいかなくなっていたため
定格0.8Vは不可能 ⇒ ならOCしてでも回す ⇒ 45℃まで落とせば問題無い ⇒ 1.0Vでも問題無い
絶縁膜も1.0Vなら全く問題無いから ⇒ マルチコアの量産を優先すべき ⇒ EUVの7nｍのOC電圧は据え置き

● ZEN2は1.10V−3.7GHzでええんか？：
ゲーム機としてはそれでOK
Skylakeの4.4GHz以上で（Coffeeであっても4.4制限は変わらんので。）
それ以上に伸ばせはするけどTDPは増えるから、マルチコアの時のダークシリコン問題（電力密度の上限）
多くのユーザーは4.4GHz制限のレベルキャップになってしまうが
16とか24とか12とか鯖32とか、、、 ６コアでいいのに８コア12コアにしようとするくらいに
コア数による時間短縮などはガチ。 Ryzenは６と８、 ZEN2は24と12と６と８（16はおまけ/先出し）

クロック下げればスイッチング損失が減るから
つまりスイッチングしすぎててスイッチング損失の方がひどいGHzに限っては（※限定）
2.8GHzとかまで下がるだけで損失が減るから0.9V−OK
CPU側のロスカットが進めば+0,2GHz & Good Finfetで最低0.05V減る含めて3.3GHz−0.9V（ZEN４）
ZEN3で+10％確定でつくけど、その+10％は ”８コア向けボーナス”
並列処理としては６から＋２コアしてのさらに確定+10％だから
しかし８コア使うことなかったら全部無駄になる ＝ 3600−12500えんの静音とれ！ENDにつながる

http://egg.5ch.net/test/read.cgi/jisaku/1519436212/985

上下前次 1-新書関写板覧索設栞歴

あと 17 ﾚｽあります
ｽﾚ情報赤ﾚｽ抽出画像ﾚｽ抽出歴の未読ｽﾚ AAｻﾑﾈｲﾙ

ぬこの手ぬこTOP 0.008s