[過去ﾛｸﾞ] AMDの次世代GPUについて語ろう 6世代 (350ﾚｽ)
上下前次1-新
抽出解除 必死ﾁｪｯｶｰ(本家) (べ) ﾚｽ栞 あぼーん
このｽﾚｯﾄﾞは過去ﾛｸﾞ倉庫に格納されています｡
次ｽﾚ検索 歴削→次ｽﾚ 栞削→次ｽﾚ 過去ﾛｸﾞﾒﾆｭｰ
222(1): (ﾜｯﾁｮｲ 5f11-CjmZ) 2022/12/18(日)01:25 ID:GEt8tlfU0(1/3) AAS
>>219
キャッシュの性能は容量×速度だよ。
極端な話、容量半分でも速度4倍なら差し引き2倍の性能ってこと。
そう考えてるのはnVidiaだって同じ。
>ただそれを理由にinfinity cacheを削減してまで
>384bitと大量のVRAMが実装されている事の説明にはならない
なり得るだろ。
RDNA3に関してはAMDは、｢配線の煩雑さ>メモリ帯域増加｣と判断したってことだ。
外部ﾘﾝｸ:ascii.jp
の配線の話読めば｢VRAM実装の方がコストが安い｣はあり得る話だろう。
省2
225(1): (ﾜｯﾁｮｲ 5f11-CjmZ) 2022/12/18(日)14:13 ID:GEt8tlfU0(2/3) AAS
>>224
関係あるだろ。
IFキャッシュの容量倍にするなら、配線も倍必要になる。
228: (ﾜｯﾁｮｲ 5f11-CjmZ) 2022/12/18(日)18:08 ID:GEt8tlfU0(3/3) AAS
>>226
メモリだったら違わないけど、キャッシュの場合は速度と容量はバーター。
>>227
RDNA2と違ってダイの外側に出ている以上は、同じではダイ跨ぎのペナルティが大きいし
AMDだってそこの検討した上で16MB＊6と384bitGDDR6を選んだってことだろ。
MCD自体がそれほど大きく無いダイサイズで、16MBのキャッシュなら13mm2程度(7nmだと32MBあたり27mm2)だろうから
それを32MBにしようと思えば、それほどダイコストはかからなかったとは推定出来るけど、そうしなかったのは
ダイ跨ぎのペナルティを考えると、容量を少なくしてでも速度を優先しなければいけなかったってこと。
IFキャッシュがRDNA2と同じくオンダイだったら、その通りだとは思うが。
上下前次1-新書関写板覧索設栞歴
ｽﾚ情報 赤ﾚｽ抽出 画像ﾚｽ抽出 歴の未読ｽﾚ AAｻﾑﾈｲﾙ
ぬこの手 ぬこTOP 0.882s*