[過去ﾛｸﾞ] AMDの次世代APU/CPU/SoCについて語ろう 302世代 (1002ﾚｽ)
上下前次1-新
抽出解除 必死ﾁｪｯｶｰ(本家) (べ) ﾚｽ栞 あぼーん
このｽﾚｯﾄﾞは過去ﾛｸﾞ倉庫に格納されています｡
次ｽﾚ検索 歴削→次ｽﾚ 栞削→次ｽﾚ 過去ﾛｸﾞﾒﾆｭｰ
214(1): (ﾜｯﾁｮｲ 9511-DF7h) 2021/06/09(水)12:24 ID:ZxcN34N00(1/3) AAS
>>210
TSMC N7の6T-SRAMセルサイズは0.027um2と発表されてるので
64MBなら64x8(bit)x1024(K)x1024(M)x0.027um2/1000^2(mm2)=14.495514624
64MBのSRAMが14.5mm2なので36mm2チップだとSRAMは4割、周辺回路が6割
これなら十分現実的な範囲
例えばN7PのAppleA13のシステムキャッシュを見てみると
各スライスあたり4MBのSRAM周辺が1.59mm2にタグロジック0.5mm2
４スライスと制御ブロックを合わせた16MBのキャッシュシステム全体が9.6mm2
画像ﾘﾝｸ[jpg]:images.anandtech.com
この割合をZen3に当てはめるとキャッシュ制御周りはCCD内蔵なので
省3
216: (ﾜｯﾁｮｲ 9511-DF7h) 2021/06/09(水)17:02 ID:ZxcN34N00(2/3) AAS
>>215
いや普通に海外記事読むと
・シングルダイ64MB
・SRAM最適化ライブラリにより高密度化
・8-Hiスタックまで可能
ここまではAMDの説明なんで
217: (ﾜｯﾁｮｲ 9511-DF7h) 2021/06/09(水)17:42 ID:ZxcN34N00(3/3) AAS
あとTSV自体は多分思ってるほどコスト高く無い
上下前次1-新書関写板覧索設栞歴
ｽﾚ情報 赤ﾚｽ抽出 画像ﾚｽ抽出 歴の未読ｽﾚ AAｻﾑﾈｲﾙ
ぬこの手 ぬこTOP 0.029s