[過去ﾛｸﾞ] Intelの次世代技術について語ろう 124 (1002ﾚｽ)
上下前次1-新

---

このｽﾚｯﾄﾞは過去ﾛｸﾞ倉庫に格納されています｡
次ｽﾚ検索 歴削→次ｽﾚ 栞削→次ｽﾚ 過去ﾛｸﾞﾒﾆｭｰ

---

890(3): 警備員[Lv.4][新芽] 06/01(土)07:45 ID:zyATG63m(1/3) AAS
>>865,887

>サイクルあたりの演算回数は256ビットx6
それは違うよ(正しくは、256ビットx3)

ADL(i9-12900K)実測値
github.com/InstLatx64/InstLatx64/blob/c87a1535bfe88c91d176c144753d35bb101bbe32/GenuineIntel/GenuineIntel0090672_AlderLake_BC_AVX512_InstLatX64.txt
1237 AVX :VPADDQ xmm, xmm, xmm L: 0.31ns= 1.0c T: 0.10ns= 0.33c
2060 AVX2 :VPADDQ ymm, ymm, ymm L: 0.31ns= 1.0c T: 0.10ns= 0.33c
3279 AVX512VL :{EVEX} VPADDQ xmm, xmm, xmm L: 0.31ns= 1.0c T: 0.10ns= 0.33c
3280 AVX512VL :{EVEX} VPADDQ ymm, ymm, ymm L: 0.31ns= 1.0c T: 0.10ns= 0.33c
3281 AVX512F :VPADDQ zmm, zmm, zmm L: 0.31ns= 1.0c T: 0.16ns= 0.50c

ここから分かるのはSIMD動作時のクロックは 1c/0.31ns=3.23GHz(おそらく正確には3.2GHz)でintel特有のクロックの大幅減が働く
一方で(非SIMDの)Boostクロックは5.2GHzとされてる
(ちなみに7950X>>876では0.22ns=1.0cなのでSIMD 4.55GHz動作、Boost 5.75GHz)

次に128/256bit演算の最速レイテンシー=1.0clkに対して同時実行が3つ動いてthroughputが0.33clkになっている
同様に512bit演算は同時実行が2つ

なので書き下すならこんな感じ
ADL: 3x256 or 2x512(共に最高クロックから4割減動作)

---

上下前次1-新書関写板覧索設栞歴

---

あと 112 ﾚｽあります
ｽﾚ情報 赤ﾚｽ抽出 画像ﾚｽ抽出 歴の未読ｽﾚ AAｻﾑﾈｲﾙ

---

ぬこの手 ぬこTOP 0.012s