RYZENオーバークロック報告スレ6

[過去ﾛｸﾞ] RYZENオーバークロック報告スレ6 (1002ﾚｽ)
上下前次 1-新

このｽﾚｯﾄﾞは過去ﾛｸﾞ倉庫に格納されています｡
次ｽﾚ検索歴削→次ｽﾚ栞削→次ｽﾚ過去ﾛｸﾞﾒﾆｭｰ

945: レポです３（つづき） (ﾜｯﾁｮｲ 43b1-IPX/) 2020/02/24(月)13:39 ID:sFk5NBEP0(3/3) AA×

945: レポです３（つづき） (ﾜｯﾁｮｲ 43b1-IPX/) [] 2020/02/24(月) 13:39:24 ID:sFk5NBEP0

続き
ー 24ピンのツイストペアケーブル
・５Vの５本を裸にして１束にした
・電源２個あっては750W（先に準備してた方） VS 400W（レポ側） ＋AC側のTDKラムダ的なものが電源内部に有る無いで。
・ノイズフィルターそのものはTDKラムダのほうが強いから
（電顕ケーブルにフェライトコアを＋20個追加する都合もあって、それで）
飽和磁束密度とかを思うとMasterWatt 750ブロンズが（＜＜先に手入れたた分）、レポ側はCorsairのVS400（ともにHec）
気になるけど24ピンのやる、やり切れてないの差を確認したいのもあってそれでまぁ

−組み合わせ
3.3V ３本とすぐ隣のGND１本 ＜＜ この3.3Vは束ねることが可能だが（面倒だったので妥協した）
3.3Vセンサーとｰ12Vとすぐ傍に（そばに）あるGND１本
12V側は：12V12V3.3VとGND１本
５Vは： 全部５本を裸にして（ピン側は数cm残すけど）束ねてGND３本とサブ５Vと
（そうしなくても５V＋GND２本と、サブ５V＋GNDに分けてもいい気はする）
信号線２本を：１本＋GND、１本＋GND、すぐ傍にあるGNDとやる
「合計：６レーン」
「５Vサブも分離すれば７レーン」

↑
3,3Vと５Vが妥協されてても（微妙にミスってる感あっても）
仕上げていないVerよりも 映像がすっきりしてる
ツイストペアケーブルのピッチ間隔は「９個/10cm」出せるならそっちがベター、で
最悪値でも７個/10cmは要る

3.3Vを肌にさせてない理由： 3.3Vは電力供給で利用される
５Vを裸にした理由： ５Vは主にデータ通信で利用されるだけだから全部込みで10Aとかまずかかんないし
オレンジが３本＋黒１になってて「ああもうこれでもまぁええわぁ。。」
CPUと６ピンも裸にするならっていう。。＞＞ ひとまず７ピッチの状態で見てみよう思うて
裸にすれば９〜10に増えるが、
（起動確認ゆえ：５Vは束ねてもOK、ホムセンのDIY用のビニールテープ白でやったうえでだけどさ）

http://egg.5ch.net/test/read.cgi/jisaku/1519436212/945

上下前次 1-新書関写板覧索設栞歴

あと 57 ﾚｽあります
ｽﾚ情報赤ﾚｽ抽出画像ﾚｽ抽出歴の未読ｽﾚ AAｻﾑﾈｲﾙ

ぬこの手ぬこTOP 0.072s