[過去ﾛｸﾞ] Intelの次世代技術について語ろう 124 (1002ﾚｽ)
上下前次1-新
抽出解除 ﾚｽ栞

---

このｽﾚｯﾄﾞは過去ﾛｸﾞ倉庫に格納されています｡
次ｽﾚ検索 歴削→次ｽﾚ 栞削→次ｽﾚ 過去ﾛｸﾞﾒﾆｭｰ

---

876(3): 警備員[Lv.1][新芽] 06/01(土)01:26 ID:4+/iv37z(2/2) AAS
Zen4の実測値
github.com/InstLatx64/InstLatx64/blob/c87a1535bfe88c91d176c144753d35bb101bbe32/AuthenticAMD/AuthenticAMD0A60F12_K19_Raphael_04_InstLatX64.txt#L3085

仮にZen5: 2x512だとすると最短throuputが0.5clkになってSSE/AVX/AVX2が遅くなるから、
現時点では Zen5: 4x512と考えるのが妥当かと

---

877: 警備員[Lv.8] 06/01(土)01:28 ID:dcNKjUsD(4/8) AAS
>>876
なるへそ！

---

890(3): 警備員[Lv.4][新芽] 06/01(土)07:45 ID:zyATG63m(1/3) AAS
>>865,887

>サイクルあたりの演算回数は256ビットx6
それは違うよ(正しくは、256ビットx3)

ADL(i9-12900K)実測値
github.com/InstLatx64/InstLatx64/blob/c87a1535bfe88c91d176c144753d35bb101bbe32/GenuineIntel/GenuineIntel0090672_AlderLake_BC_AVX512_InstLatX64.txt
1237 AVX :VPADDQ xmm, xmm, xmm L: 0.31ns= 1.0c T: 0.10ns= 0.33c
2060 AVX2 :VPADDQ ymm, ymm, ymm L: 0.31ns= 1.0c T: 0.10ns= 0.33c
3279 AVX512VL :{EVEX} VPADDQ xmm, xmm, xmm L: 0.31ns= 1.0c T: 0.10ns= 0.33c
3280 AVX512VL :{EVEX} VPADDQ ymm, ymm, ymm L: 0.31ns= 1.0c T: 0.10ns= 0.33c
3281 AVX512F :VPADDQ zmm, zmm, zmm L: 0.31ns= 1.0c T: 0.16ns= 0.50c
省7

---

957(2): 警備員[Lv.1][新芽] 06/03(月)17:35 ID:3KujfjNz(1) AAS
>>875,876
up to 2x
Instruction Bandwidth: For front-end instructions
Data Bandwidth: L2 to LI and LI to FP
AI Performance: Al and AVX512 Throughput

と発表されたから、答えが出たね

Zen4: 4x256 or 2x512(double pump) ← 実測済み
Zen4c: 4x256 or 2x512(double pump) ← Zen4と論理設計同じ、実測上区別なし(clock違い)

Zen5: 4x512 ← Computex発表より
Zen5c: 4x512 ← 未確定だけど可能性大

---

上下前次1-新書関写板覧索設栞歴

---

ｽﾚ情報 赤ﾚｽ抽出 画像ﾚｽ抽出 歴の未読ｽﾚ AAｻﾑﾈｲﾙ

---

ぬこの手 ぬこTOP 0.031s